Japanese Laid-open Patent

Japanese Laid-open Patent No. Sho 64-53459

:

Publication(Kokai) Date:

Mar 1, 1989

Application No.

Sho 62-209815

Application Date

Aug 24, 1987

Applicant : SONY Corporation

7-35, Kitashinagawa 6-chome, Shinagawa-ku, Tokyo

Inventors : Hisao HAYASHI

Michio NEGISHI Takashi NOGUCHI Takefumi OOSHIMA

Yuji HAYASHI

Toshikazu MAEKAWA Takeshi MATSUSHITA c/o SONY Corporation

7-35, Kitashinagawa 6-chome, Shinagawa-ku, Tokyo

Agent

: Patent Attorney Fujiya SHIGA

Specification

1. Title of Invention

MOS TRANSISTOR

2. Claims

A MOS transistor having a pair of opposed gate electrodes with a semiconductor layer interposed therebetween,

wherein said semiconductor layer has a film thickness of 100 nm or less.

3. Detailed Description of Invention

[Field of Industrial Use]

This invention relates to a MOS transistor having a pair of opposed gate electrodes with a semiconductor layer interposed therebetween.

[Summary of Invention]

In the present invention, in a MOS transistor having a pair of opposed gate electrodes with a semiconductor layer interposed therebetween, said semiconductor layer has a film thickness of 100 nm or less, whereby a mobility can be drastically increased with no change of a gate input capacitance.

[PRIOR ART]

In the prior art, in general, as a MOS transistor of this type, a both gate MOS is known, in which a thin film semiconductor layer of about 3000 to 5000 nm is interposed between a pair of opposed gate electrodes.

[Problem to be solved by Invention]

However, the mobility of the conventional MOS transistor or this type is called a surface mobility. As can be seen from the conduction band bottom energy potential Ec of the band diagram in Fig.4, the band is bent, the cannel as an electron path is localized and narrowed at the surface, and it causes problem that the mobility μ is small due to the large scattering of electrons on the free path.

The present invention was created in view of these conventional problems and is aimed at obtaining one MOS transistor having a large mobility.

[Means for Solving the Problem]

In the present invention, in a MOS transistor having a pair of opposed gate electrodes with a semiconductor layer interposed therebetween, said semiconductor layer has a film thickness of 100 nm or less.

[Effect]

Since the semiconductor layer has a film thickness of 100 $\mu\,\mathrm{m}$ or less, due to the mutual action of the pair of gate

electrodes, the energy level Ec at the conduction band bottom of the semiconductor layer is made lowered and the channel is made broadened. As a result, the scattering of free electrons on the free path is reduced and the electron mobility μ is increased.

[Embodiment]

Hereafter, the MOS transistor of the present invention will be explained in detail in conduction with the embodiment shown in the figures.

Fig.1 shows a schematic cross sectional view of the MOS transistor of this embodiment. The reference numeral 1 shows a MOS transistor. In the MOS transistor 1, a second gate electrode 3 is formed of polycrystalline silicon over a quartz substrate 2. A gate insulating layer 4 made of SiO_2 is formed on an exposed surface of the quartz substrate 2 and the second gate electrode 3. An active layer 5 is formed as an ultra thin film (100 nm or less) on the gate insulating layer 4 over the second gate electrode 3. An N+ impurity is added by ion implantation to both side portions of the active layer 5 to form a source region 5A and a drain region 5B.

Further, over the active layer 5, a first gate electrode 7 made of polysilicon is formed via a gate insulating layer 6 made of SiO_2 . Further, in the present embodiment, the distance between the active layer 5 and the second gate electrode 3 is longer than the distance between the active layer 5 and the first gate electrode 7 and a work function of the second gate electrode 3 is set to become small.

Moreover, in diagram, 8 is a gate insulating layer made of SiO_2 as well as the gate insulating layer 6, also 9A and 9B are taking electrodes formed of aluminum, and are connected with a source area 5A, and a drain area 5B respectively.

In the present embodiment, as described above, it was

confirmed that the mobility μ is remarkably large by making the thickness of the active layer 5 100 μ m or less.

Fig. 2 shows the relationship between the film thickness of the active layer 5 and the drain current in the MOS transistor of the present embodiment. In this graph, A indicates the case using only the first gate electrode 7, B indicates the case using the second gate electrodes 3, C indicates the case using both of the gate electrodes 7 and the gate electrode 3, and a drain current of C is larger than the sum of A and B under the active layer 5 with 100 nm or less film thickness. Precisely the current flows, which is larger than the sum of current flowing in the channel generated in the active layer 5 by only the first gate electrode 7 and in the by only the second gate electrode 3, and this is indicated that the mobility μ of the channel increases by the mutual action in the electric field of both electrodes 7 and 3.

Based on, the band diagram in Fig.3, it is shown that. the line showing the energy level Ec at the conduction band bottom of the MOS transistor concerned the present embodiment, approaches a Fermi level Ef (indicated as a broken line), and a curve line is flat so that the mobility μ and the mutual conductance gm increase. Ei in Fig.3 and Fig.4 indicates a central of a forbidden zone.

Further, in above embodiment, the distance from the active layer 5 is made longer by comparing the second gate electrode 3 to the first gate electrode 7 to set the input capacitance small, and the input capacitance has similar input capacitance which the ordinary gate electrode is one.

Thus, as explained the embodiment, various designs, alternations, and the others are possible, for examples, even if the distance from the first gate electrode 7 to the active layer 5 (the thickness of the gate insulating layer 6) and the

distance from the second gate electrode 3 to the active layer 5 are same, naturally the mobility μ can be increased as well as the above embodiment.

And, in above embodiment the active layer 5 is made of polysilicon, and it is possible to be made of single crystal silicon.

[Effect of Invention]

Obviously from the above explanation, in the MOS transistor concerning in the present invention, a semiconductor layer sandwiched by the pair of opposed gate electrodes has a film thickness 100 nm or less whereby it is possible that the mobility μ is increased remarkably and it has the effect that as like LSI is expected to become more speedy.

[Simple explanation of Diagram]

Fig.1 is a sectional view showing the embodiment of a MOS transistor of the present invention, Fig.2 is a diagram shown the relationship between the film thickness of the active layer and the drain current of the present invention, Fig.3 is a band diagram showing the energy state of the MOS transistor of the presence invention, and Fig.4 is a band diagram showing the energy state of the prior example.

1 · · · a MOS transistor, 3,7 · · · a second and a first gate electrodes
5 · · · an active layer

⑨ 日本国特許庁(IP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭64-53459

⑤Int Cl.*

識別記号

庁内整理番号

纽公開 昭和64年(1989)3月1日

H 01 L 29/78

301

X - 8422 - 5F

審査請求 未請求 発明の数 1 (全3頁)

9発明の名称 MOSトランジスタ

②特 願 昭62-209815

②出 頭 昭62(1987)8月24日

久 ②発 明 者 雄 三千雄 砂発 明 者 根 岸 ②発 明 者 野 逄 母 明 者 大 嶋 律 文 ⑦発 玥 者 林 祐 司 ②発 明 者 前 Ж 鮟 下 孟 史 ①発 明 松 者 ソニー株式会社 の出 顋 人 ②代 理 弁理士 志賀 富士弥

東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内東京都品川区北品川 6 丁目 7 番35号

明知自己

1. 発明の名称

MOSトランジスタ

2. 特許請求の範囲

半導体層を挟んで対向する一対のゲート電極を 有するMOSトランジスタにおいて、

前紀半導体層の順厚を100nm以下にしたことを特徴とするMOSトランジスタ。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体層を挟む一対のゲート電極を 有するMOSトランジスタに関する。

[発明の概要]

本発明は、半導体圏を挟んで対向する一対のゲート電幅を有するMOSトランジスタにおいて、 前記半導体圏の頻摩を100mm以下にしたこ。 とにより、

ゲート入力容望を変えずに移動度を登しく増加 させ得るようにしたものである。

[従来の技術]

従来、この種のMOSトランジスタとしては、一般に、3000~5000mm程度の薄膜半導体層を一対のゲート電極で挟んで対向するようにした、所謂両面ゲートMOSトランジスタが知られている。

[発明が解決しようとする問題点]

しかしながら、このような従来例のMOSトランジスタの移動度は表面移動度といわれ、第4図のパンド図の伝導帯端エネルギー単位 Ecをみるとわかるように、パンドが曲がっており、電子の通り道であるチャネルが表面に属在して狭くなっていて、電子の自由行程における散乱が多いため、移動度μが小さいという問題点を有していた。

本発明は、このような従来の問題点に着目して 創案されたものであって、移動度の大きいMOS トランジスタを得んとするものである。

特開昭64-53459 (2)

[問題点を解決するための手段]

そこで、本発明は、半導体層を挟んで対向する一対のゲート電腦を育するMOSトランジスタにおいて、前記半導体層の膜摩を100mm以下にしたことを、その構成としている。

[作用]

半導体層が I 0 0 n m以下であるため、一対の ゲート電極の相互作用により、半導体層の伝導帯 端エネルギー単位Εcを下げて、チャネルを広く する。これにより、電子の自由行程における自由 電子の飲乱を少なくし電子の移動度 μを大きくす る。

[実施例]

以下、本発明に係るMOSトランジスタの詳細を図面に示す実施例に基づいて説明する。

第1図は本実施例に係るMOSトランジスタの 概略断面図であって、符号1はMOSトランジス タを示している。このMOSトタンジスタ1にお

々、ソース領域 5 A . ドレイン領域 5 B に接続されている。

本実態例にあっては、上述したように、活性層 5 の厚さを 1 0 0 n m以下にしたことにより、移動産业が著しく大きくなることが確認された。

第2図は、本実施例のMOSトタンスタにおける活性図5の関係とドレイン電流との関係を示すグラフである。このグラフ中、Aは第1ゲート電腦7のみを用いた場合、Bは電腦7、3を用いた場合、Cは両ゲート電腦7、3を用いた場合を示したものであり、活性圏5の厚さが1100大きくなっている。即2年生するチャネルルとおり、流性圏5により発生するチャルルとおり、たより、2000年間では、2000年

また、第3図に示すパンド図に依れば、本実施 例に係るMOSトタンジスタにおける伝導帯端エ いては、石英基板 2 に多結品シリコン (Poly-Si)で第 2 ゲート電極 3 が形成されている。そして、石英基板 2 及び第 2 ゲート電極 3 の 算量面には、Si O 。から成るゲート絶縁層 4 が線層されている。ゲート絶縁層 4 における、前記第 2 ゲート電極 3 上方には、多結晶シリコンで半導体層である活性層 5 を超薄膜(1 0 0 n m以下)となるように形成している。この活性層 5 の両側部は N *形不純物をイオン注入して、ソース領域 5 A 及びドレイン領域 5 B が形成されている。

さらに、活性暦5の上方には、SiO,でなるゲート絶縁間6を介して、多結晶シリコンでなる第1ゲート電極7を形成している。なお、本実施例にあっては、活性間5と第1ゲート電極7との距離よりも、活性間5と第2ゲート電極3との距離のほうが長くなっていて、第2ゲート電極3の仕事関数が小さくなるように設定されている。

なお、図中、8 はゲート絶縁層 6 と同様にSi 〇 . でなる絶縁層であり、また、9A.9Bはア ルミニウムで形成された取り出し電極であり、夫

ネルギー単位 波尼 c を 扱わす 線がフェルミ 単位 E 。 (破線で示す)に近づき曲線が平坦になっており、 移動度 μ 及び 相互 コングクタンス g m を増加させ ていることを示している。 第 3 図及び第 4 図にお ける E i は、禁制帯の中心を示している。

なお、上記実施例にあっては、第2ゲート電極 3を第1ゲート電極7に比較して活性間5からの 距離を長くして、入力容量を小さく設定しており、 通常のゲート電極が1つものと同程度の入力容量 にしている。

以上、実施例について説明したが、この他各種の設定変更が可能であり、例えば、第1ゲート遺憾7から活性層5までの距離(ゲート絶縁層6の厚さ)と、第2ゲート電幅3から活性層5までの距離までの距離(ゲート絶縁層4の厚さ)とが同じであっても、もちろん上記実施例と同様に移動度 μを増大することが出来る。

また、上記実施例にあっては、活性暦 5 を多結。 品シリコンで形成したが、単結晶のものを形成しても、もちろん良い。

[発明の効果]

以上の説明から明らかなように、本発明に係る MOSトタンジスタにあっては、一対のゲート電 編に挟まれる半導体層の模摩を100nm以下に したことにより、移動度μを著しく増大すること が可能となり、例えばLSIなどの高速化を期す る効果がある。


4. 図面の簡単な説明


第1図は、本発明に係るMOSトタンジスタの 実施例を示す斯面図、第2図は本実施例における 活性層の厚さードレイン電流の関係を示すグラフ、 第3図は本実施例のMOSトタンジスタのエネル ギー状態を示すパンド図、第4図は従来例のエネ ルギー状態を示すパンド図である。

1 ··· M O S ト タン ジスタ 、 3 、 7 ··· 第 2 、 第 1 ゲート電構、5…活性層。


代理人









第 3 図







活性場と作さードレイン電流へ関係を示す 2つうフ 丞 2 紙